當積體電路(IC)開發廠商決定使用協力廠商矽智財(IP)實現系統的無線通訊功能時，需要作出一個選擇，是採用固定功能的IP還是軟體可程式設計的IP。這兩種方式可以說各有千秋，實際上要選擇哪種方式還是要根據自身的解決方案和面向應用市場來決定。
毫無疑問有很多的應用市場，比如消費電子或者物聯網(IoT)應用非常看重IC的成本，因此廠商的選擇也很簡單，就是採用硬核IP，這樣晶片元件的尺寸會相對小一些，因此成本也是最低的。在其他市場，晶片成本可能不是最重要的因素，此時開發者可以選擇軟體可程式設計的解決方案，這種方式更靈活，能夠及時修正後面可能出現的問題。那麼怎麼如何選擇更適合自己的開發手段呢？
固定功能通訊IP
對於固定功能的解決方案，電路的設計和優化都是為了實現特定的操作，比如藍牙(Bluetooth)無線電，它會使用最少的邏輯閘資源，占用的矽片面積也最小。一些成熟的無線技術已經建立了完善的生態系統，比如Wi-Fi、藍牙等，面臨變化的風險非常的小，因此固定功能IP是一個非常不錯的選擇。
然而如果固定功能的解決方案出現了問題或者需要做出一些改變來適應新的特性，比如需要改變IP的物理布局，這就需要更新積體電路的設計然後重新生產。這意味著需要額外的成本和更長的設計階段，此外還可能錯過產品上市的最佳行銷期。
如果想開發一個基於相同技術，但是只需調整不同參數就可以體現不同特性的解決方案，比如Wi-Fi應用中不同的多重輸入多重輸出(MIMO)配置選擇，那麼固定功能的解決方案也是不太適合的。因為每種解決方案都需要根據要求配置進行具體的設計，所以在設計此類型的解決方案時，開發者很難找到降低成本的方式，每個設計都必須作為一個獨立的專案。
現存通訊標準有些也不夠成熟或者又推出新的版本規範，比如IEEE 802.11ax(下一代Wi-Fi標準)，這時採用固定功能IP的解決方案就具有相當大的風險，尤其對於早期採用者而言。早期部署時，可能會出現多種問題，比如通訊標準更改、互通性相容問題等。在這些情況下，開發者就需要採用比固定功能方案更加靈活的解決方案了。
在設計新的無線技術或者對現有技術進行版本更新時，為了克服固定功能硬體可能引起的潛在問題，無庸置疑需要採用更加靈活的方法。此時軟體可程式設計的解決方案是更好的選擇。
軟體可程式設計通訊IP
軟體可程式設計的解決方案是硬體和軟體技術的集合，通過修改在可程式設計處理元件上的軟體或韌體實現實體層訊號處理。這些元件包括可程式設計邏輯閘陣列(FPGA)、數位訊號處理器(DSP)、通用處理器(GPP)、片上可程式設計系統單晶片(SoC)等其他特定應用可程式設計處理器。這些技術使開發者可以基於現有的無線電系統添加新的特性和功能，而不需要添加額外的硬體。
軟體可程式設計解決方案的靈活性，讓系統設計具有更廣泛的適用性。一系列相關的解決方案都可以採用共同的平台架構來實現，因此新的產品能夠以更快的速度推向市場。軟體在不同的解決方案之間可以實現複用，大大降低了開發成本。通過更新軟體就可以增加新的特性和功能，完全不需要再重新設計IP模組。如果已經將積體電路產品交付給客戶，而後又想增加新的特性或修復問題，這一特點將尤其有用。
然而軟體可程式設計的解決方案會增加矽片面積，繼而增加生產成本。使用通用處理器或者DSP需要大容量的記憶體來儲存和處理軟體程式碼和演算法。根據無線電的配置，這可以說是相當大存儲容量了。舉個例子，Wi-Fi 4×4 MIMO解決方案需要的儲存容量遠多於Wi-Fi 2×2 MIMO解決方案，當然這也是一個優勢，可以利用額外的存儲空間增加一些新的功能特性，比如當處理大量資料封包時可以臨時擴充快取空間大小。因此軟體可程式設計的方法不太可能提供和固定功能方法一樣小面積的解決方案。
軟核/硬核皆可行 固定功能IP兩大形式
軟核IP通常會提供可綜合的RTL程式碼，採用不同的硬體描述語言，如Verilog。IP核以RTL的形式提供給晶片廠商，就可以允許晶片設計者在功能上進行相應的修改，這樣設計者就可以做進一步的設計優化，降低成本或者增加新的功能特性。軟核IP有時也會提供邏輯閘級的網表(Gate-level Netlist)，網表是IP核邏輯功能的布林函數表示方式，採用通用的邏輯閘或者特定的標準單元來實現。採用邏輯閘實現的IP核可以用任意工藝實現，因此不需要提供正確的工藝或Foundary，開發者可以自己移植，由此帶來更大的靈活性。閘級網表類似於電腦程式設計領域中的彙編代碼清單。
硬核IP更接近於底層，在時序和面積上更接近晶片的實際性能，具有一定的可預測性，降低了由於最終設計的錯誤而導致必須重新設計和生產的風險。它們通常採用底層的物理描述來定義然後以電晶體布局的形式提供給晶片製造商，比如GDSII，數位化IP核有時候也採用布局的形式提供。IP核的功能不能夠被晶片設計者所修改，電晶體布局必須遵循目標Foundary的設計規則，硬核IP通常只提供一種Foundary處理方式。很多設計者使用硬核IP來降低設計難度，同時也減少了系統整合難度和時間。
整體而言，最終採用哪種方案還是要取決於設計者，不光要考慮眼前的問題，而且還要考慮以後長期的開發和可能需要增加的功能。
很多設計者可能會選擇固定功能的解決方案，因為他們更看重積體電路晶片的尺寸，而且他們對於這種方式也更熟悉，當然也更方便。這種方式風險較小同時具有開發成本低、開發時間短等優勢。儘管使用硬核能夠降低設計成本但是也僅適用於已經確定以後晶片不會有功能上的修改等情況。積體電路設計的改變很難做到，特別是在下線投產之後。
有時候開發者需要更大的靈活性，比如在設計過程中需要隨時更新一些功能，或者已經投產後需要增加一些功能特性等，這時就需要採用軟體可程式設計的IP方案，對於整個積體電路的開發週期也有更高的成本效益。儘管這種方式對於矽片的成本相對較高，開發和整合時間也不能縮短，但它確實提供了在開發新的無線電標準時所需要的靈活性。提供一個通用架構平台的能力使開發一個產品系列更有成本效益，並具有較高的重用水準。
(本文作者為Imagination通訊技術行銷總監)