每當我們設計高速的混合訊號系統時，我們最好先審視訊號路徑的每一環節，詳細評估各區段的訊號失真程度。本文主要介紹輸入或接收器路徑的設計，發送器或輸出路徑的設計將不在本文詳細介紹...
每當我們設計高速的混合訊號系統時，我們最好先審視訊號路徑的每一環節，詳細評估各區段的訊號失真程度。本文主要介紹輸入或接收器路徑的設計，發送器或輸出路徑的設計將不在本文詳細介紹，本文主要是探討輸入路徑設計的類比及混合訊號部分，以及如何小心挑選訊號路徑的各個區段，以取得預期的成效。
典型的接收器或儀表測量系統由訊號感應器、類比訊號處理區段、資料轉換器、介面及數位處理區段等多個不同環節組成(圖1)。
若要系統能充分發揮其效能，系統便必須符合一定的技術規格，例如訊號路徑所採用的主要元件必須符合有關要求，以便系統可以在效能、功耗、體積，及是否容易使用等方面取得最理想的平衡。本文將會分析典型的雙訊號路徑接收器設計的每一個環節(圖2)。
接收器的兩條訊號路徑都以感應器為起點，可以接受頻率範疇為直流至27MHz的訊號，並為單端200Ω負載輸出。感應器訊號振幅介於2mVpp與1Vpp之間，而且兩條通道都無法避免有高頻干擾。按照系統規格的規定，即使最微弱的訊號也必須比系統雜訊高6dB以上，才可進行正常的訊號處理，而且即使最強的訊號其振幅峰值也不應在訊號路徑內被削平。在任何正常的應用情況下，這一電路設計的功耗都應盡量減至最少。
系統設計工程師確定系統的技術規格之後，便可著手挑選輸入訊號路徑的核心元件─類比/數位轉換器。高速類比/數位轉換器有兩個重要的技術參數，即以位元計的解析度及取樣率。
由於訊號的振幅介於2mVpp與1Vpp之間或54dB的動態範圍，加上即使最微弱的訊號也必須比類比/數位轉換器的雜訊高6dB以上，因此類比/數位轉換器的訊號雜訊比(SNR)必須不可低於60dB(54dB+6dB)。
理論上，10位元類比/數位轉換器的訊號雜訊比可以高達62dB，應該符合規定要求。但實際上，10位元類比/數位轉換器的訊號雜訊比無法達到這個理論上的最高水平。此外，訊號路徑上的其他元件也會為系統添加雜訊。系統設計工程師也希望能夠將類比/數位轉換器的輸入訊號加以抑制，確保振幅無法達到其峰值的範圍，因為這樣可以避免出現過驅動的現象。按照以上的分析，訊號雜訊比高達68～70dB的12位元轉換器應該是明智的選擇。
類比/數位轉換器的解析度確定為12位元之後，跟著便要確定取樣率。以頻率高達27MHz的直流電輸入訊號為例來說，取樣率必須不可低於54MSPS，因為只有這樣，類比/數位轉換器才可將整個頻率範圍內的訊號轉為數位訊號，確保有關訊號不會與其他頻率混淆或重疊，以致出現錯誤解譯。許多有關類比/數位轉換器、取樣率的教科書及應用技術資料匯編，都有討論頻率重疊或混淆的問題。
此外，類比/數位轉換器還要考慮另外兩個系統需求。由於這裏討論的是雙通道的接收器系統，因此選用雙路類比/數位轉換器較為理想，而且功耗最好能夠最低。以下是最適用的類比/數位轉換器的技術規格：12位元的解析度、54MSPS以上的取樣率、極低的功耗以及雙通道的格式。ADC12DL065是其中一款符合這些標準的類比/數位轉換器晶片。這款12位元的雙路類比/數位轉換器可以支援高達65MSPS的取樣率，訊號雜訊比高達69dB，而且功耗只有360mW。
ADC12DL065類比/數位轉換器還有其他的特點，工程師設計訊號路徑的其他環節時，應該詳細考慮這些重要的技術參數。這裏首先要介紹的是這款類比/數位轉換器的輸入訊號的特性。這款晶片的整個差動訊號輸入範圍是2Vpp，共模輸入電壓是1.5伏特，而輸入電容是8pF(圖3)。此外，ADC12DL065類比/數位轉換器的交流電特性不但訊號雜訊比極高，而且以30MHz的輸入訊號來說，無假訊號動態範圍(SFDR)可達85dB，確保類比/數位轉換器所產生的假訊號遠比要接收的訊號小。雙路類比/數位轉換器的另一考慮因素是晶片內的兩條通道互相干擾狀況。換言之，ADC12DL065類比/數位轉換器的兩條輸入通道之間的訊號抑制率高達90dB，因此兩條通道的訊號不會互相干擾。
接下來，我們便要為接收器系統設計類比訊號調節區段，以便為類比/數位轉換器提供支援，確保轉換器可以充分發揮其效能。這是重要的區段，負責執行多個不同的功能，其中包括濾波功能(消除不受歡迎的高頻訊號)、感應器輸出的阻抗匹配功能、訊號轉換功能(將感應器的單端訊號轉為類比/數位轉換器的差動訊號)、訊號放大功能(將訊號電位提高至達到類比/數位轉換器的輸入電壓範圍)以及電位轉移功能(確保類比/數位轉換器的共模輸入電位能夠相匹配)。系統設計工程師應小心挑選這一區段的元件，以便盡量將元件數目減至最少。
由於系統內有部分高頻訊號會對系統造成干擾而必須加以消除，再加上進入類比/數位轉換器的雜訊也必須在頻寬上加以限制，因此電路設計必須採用簡單的被動、單極性、低通濾波器，並將之置於放大器與類比/數位轉換器之間。基於以下兩個理由，我們為32MHz的訊號選用3dB的頻寬：
‧盡量確保頻率較高的輸入訊號27MHz不會出現衰減
‧盡量確保頻率超出取樣率一半的雜訊，及不受歡迎訊號不會與接收的頻率混淆或重疊一起
圖4所示的濾波器可以消除或減少訊號混淆，因此一般都稱之為抑制混淆訊號濾波器(圖4)。若有需要，例如不受歡迎交流電訊號的振幅較大而頻率較高，我們可能需要採用斜度較高的多極性濾波器，但以這個接收器系統來說，單極性的濾波器已十分足夠。這是一款設計簡單的電阻電容(R-C)濾波器，在電路圖中置於放大器之後，而電阻電容濾波器的參數可以留待放大器區段的設計完成之後再加以確定。
系統設計工程師跟著便要仔細研究類比訊號處理區段的其中一個更為嚴格的技術要求，即單端/差動訊號轉換的功能(圖5)。這個功能通常由變壓器負責執行，但由於訊號頻率範圍已將直流電的訊號頻率包括在內，因此變壓器無法支援這個功能，以致必須另外加設單端/差動訊號放大器。這個放大器也可提供訊號放大、電位轉移以及阻抗匹配等功能。
系統技術參數轉為放大器技術參數的整個過程大致上與類比/數位轉換器的挑選過程無異。高速放大器有多個主要的技術參數，其中包括頻寬、增益、雜訊及失真。為免訊號在傳送到類比/數位轉換器之前已出現衰減，放大器的頻寬最好比27MHz訊號頻寬大幾倍。由於類比/數位轉換器的全標度輸入是2Vpp，而最強的訊號只有1Vpp，因此放大器只要有兩倍的增益，便可將1Vpp的最強訊號放大，達到與類比/數位轉換器的全標度輸入訊號大致相同的水平。
為避免已放大的訊號超過驅動類比/數位轉換器輸入端的訊號，及將其振幅削平，增益應設定為稍低的1.8倍，放大器的輸出雜訊最低限度應該低於125μVrms。如果為了抑制這些雜訊而特別為放大器制定有關雜訊電壓及電流方面的技術參數，我們便要將放大器輸出訊號的頻寬及放大器的增益所產生的影響一一計算在內。
抑制混淆訊號濾波器的頻寬先前已確定為32MHz，輸入類比/數位轉換器的放大器雜訊頻寬也同樣設定為32MHz，而放大器的增益則設定為1.8倍。放大器本身的輸入電壓雜訊進入類比/數位轉換器之後也成為輸入雜訊，這方面的雜訊可以根據以下公式計算出來：
‧Vnadc=√namp*(BW*(1+增益)=
Vnamp*√32MHz*2.8←125μVrms
因此放大器的輸入雜訊(Vnamp)必須小於8nV/√Hz。差動訊號放大器的輸入電流也有可能產生雜訊，若放大器四周的電阻值一經設定之後，來自差動訊號放大器的雜訊最後便會受到控制。失真並不是這個系統的一個重要技術參數，但放大器的失真程度應該與類比/數位轉換器的失真程度相差不遠。每一通道應該各有一個放大器，以便簡化個人電腦電路板的佈局設計，以及更有效抑制兩個放大器之間的輸入訊號的高頻干擾。
以下是單端/差動訊號放大器的技術規格：若增益為1.8倍，頻寬便要高達80MHz以上；輸入雜訊不可超過8nV/
√Hz；以及失真必須受到70dB以上的抑制。美國國家半導體的LMH6550差動高速運算放大器的增益頻寬乘積達400MHz，因此若增益為1.8倍，放大器的頻寬可達140MHz(400MHz/(1+1.8))。此晶片的輸入電壓雜訊是6nV/√Hz，若以20MHz 2Vpp的訊號為例來說，這款放大器只有70dB的失真(典型值)，失真程度與類比/數位轉換器大致相同。
我們只要挑選幾個合適的外接增益及回授電阻，便可按照幾條簡單的公式，將差動訊號運算放大器的一系列增益及輸入阻抗分別加以設定。放大器的理想增益是1.8倍，而理想的輸入電阻是200Ω。有關的電阻值可按照以下的公式選定：
‧Rin=Rs=200Ω
‧Rg=Rin/(1+增益)=200Ω/(1+1.8)=71.4Ω
‧Rf=增益x(Rg+Rs)=1.8x(71.4Ω+200Ω)=488.5Ω
‧Rm=Rg+Rs=(71.4Ω+200Ω)=271.4Ω
我們可以根據上述電阻值計算出放大器輸入雜訊電流所產生的雜訊，結果顯示放大器雜訊主要來自先前已計算出來的電壓雜訊，因此輸入雜訊電流所產生的雜訊只有微不足道的影響。
由於放大器的有關參數及特性已全部確定，因此我們可以為抑制混淆訊號濾波器之內的電阻及電容分別選定其數值，濾波器的理想截止頻率是32MHz。以下是計算截止頻率的公式：
‧Fc=1/(2π*Ro*(Co+Cadc*2))
這裡介紹的電路設計採用Ro電阻值，而Co電容值也會根據32MHz的截止頻率作出調整：
‧Co=1/(2π*Ro*Fc)-Cadc*2)=1/(2π*56Ω*32MHz)-8pF*2=72.8pF
上述電阻值及電容值全部都可略加調整，以便可以採用更常用的數值。
最後，放大器還需提供訊號電位轉移這個重要的功能，以便將訊號電位調節至與類比/數位轉換器共模輸入電壓相若的水平。此外，共模電壓的調節也很容易，我們只要利用LMH6550晶片，並將要求的共模電壓(亦即ADC12DL065的參考輸出接腳的1.5伏特電壓)輸入放大器的Vcm輸入端，便可調節共模電壓。放大器輸出共模電壓最後會調節至1.5伏特，與類比/數位轉換器的輸入共模電壓相若。
系統設計工程師只要小心檢視訊號路徑設計的每一個環節，便可為每一環節挑選適合的元件，確保系統設計具有高效能、低功率及體積小巧的優點，能夠符合原本設計的所有要求(圖6)。