當代主流介面出現從並列式介面(Parallel Bus)走向串列式介面(Serial Bus)的趨勢，如IDE逐漸由SerialATA 取代、PCI與AGP匯流排由PCI Express來接手...
當代主流介面出現從並列式介面(Parallel Bus)走向串列式介面(Serial Bus)的趨勢，如IDE逐漸由SerialATA 取代、PCI與AGP匯流排由PCI Express來接手，而USB 2.0、1394a/b本來就是串列式介面。形成此種局面主要是因為並列式介面資料匯流排寬度，不是32位元就是64位元，對時序的要求相當嚴謹，同時太多的位址匯流排與資料匯流排信號，也增加了信號的跑線複雜度，使得高速輸出入介面需求大增。然而介面因應用場合的差異，而有內接式與外接式之分，因此彼此間定位的關係，還是有必要釐清。
任何串列式介面的達成，最底端是必須仰賴「SERDES」(圖1)來達成，而無論是資料交易的傳送端或是接收端，都必須要擁有一套層次好、品質優的「SERDES」元件，才能夠確保有高品質等級的資料載送服務。
「SERDES」分別是由「串行器-Seralizer」(圖2)與「解串行器-Deseralizer」(圖3)兩個部位統合的總稱。顧名思義，「串行器-Seralizer」的主要功用是作為並列式資料轉化成串列式資料。自然地，「解串行器-Deseralizer」就是剛好處理反向的動作。由此觀之，參考時脈RefClk與串列資料傳送率是息息相關的。
由於當前主要串列式介面或匯流排，採用之主要編碼方式乃是IBM於80年代初期所發展的8b/10b編碼機制。時脈資訊是隱藏於串列資料之中，因此「解串行器-Deseralizer」的當然任務就是要取出時脈資訊，也就是工程人員口中常說的CDR(Clock Data Recovery)機制。舉凡任何串列式介面，比如說串列式背板(Serial Backplane)、10億位元乙太網路(Gigabit Ethernet)、百億位元乙太網路(10G Ethernet XAUI)、PCI Express、Fibre Channel (1/2/4G)、SerialATA(1.5G/3G)、InfiniBand、Serial RapidIO等，必然會具有SERDES元件。
此篇所言及的「RaSerX」串列式技術，說穿了就是SERDES，只不過該元件介面技術的開發定位乃是針對伺服器或路由器裝置等內組裝之擴充板，彼此之間相互接續的「背板」(Backplane)應用而來(圖4)。
在使用連接器接續配線基板之間的資料傳送速率能夠實現10Gbps的高水平，預期在50公分的傳輸途徑，資料傳輸錯誤率低於10-15的境界。基於這樣子的目標，必須要能夠抑制傳送線路的信號劣化現象。「RaSerX」串列式技術，就是仰賴可以自動調整傳送線路特性相關參數的波形等化技術，以及多值傳送技術的搭配組合，來克服該課題。因此，特地開發動作頻率範圍寬廣的PLL自動鎖相電路，目標就是迎合1Gbps~10Gbps高速下的輸出入電路需求。
以PCI Express外部記憶裝置專用的SerialATA、伺服器連結裝置的Infiniband與通信機器裝置所使用的XAUI等工程使用經驗，必定是採用差動式的傳送方式，以消除共模雜訊的影響，並消除信號的時滯(Skew)。
歷史累積經驗顯示，當傳送信號越過1GHz這道關卡時，很多的課題會逐漸顯現；其一，傳送線路基板之絕緣材料，也就是作為介電體來動作所引起的介電損失 (或稱誘電損失)，不能夠如同低頻環境來忽視，畢竟，高頻的環境下(圖5)，處理介電損失反而比導體損失更要命。一般對於介電損失的定義是說，印刷線路基板的絕緣材料作為介電體來動作時，信號能量損失的現象。在高頻的國度裡，導體表面之信號損失與頻率的開根號成正比，然而，所謂介電損失或誘電損失 (Dielectric Loss)卻與頻率呈現線性正比的關係。也就是這個緣故，在高頻環境下，介電損失的重要性無與倫比。
其二，在傳送線路上，穿孔(Through Hole)會成為微小的負荷而引致信號的反射現象。背板或稱底板，或稱基架的應用環境下，產生阻抗不匹配的地方太多，從線路板(PCB)、連接器、通孔或貫孔(Via)、封裝到終端阻抗，一路上會遇見不同的阻抗來源(圖6)，也就是說信號的反射現象始終在發生。若是在厚度更多的背板環境下，所謂地通孔線腳或通孔引線(Via Stub)，更是額外信號反射的來源。尤其有意思的地方是，信號的反射情況會隨著背板跑線線跡(Trace)的長短不同，而呈現出迥然相異的現象(圖 7)。
圖8左邊顯示背板跑線線跡為3英吋的場合，右邊則是在30英吋的情況下。很明顯地，我們可以從該範例觀察出在背板短距離線跡的場合時，信號反射是在群組裡頭。然而，若是在長距離背板線跡的情況，反射的等待潛伏時間就可能很長。
其三，所謂信號之間干涉的ISI(Inter-symbol Interference)造成的信號失真。ISI要仔細探討不是很容易，不過可以透過一個案例的解釋，以明瞭ISI對於信號的影響度。如試著考量一個「1-0-1」三個位元信號的案例，由於ISI的緣故，卻造成中間位元的錯誤現象。請參照圖9。通常解決ISI的手段之一就是在傳送端做線性等化的處理。
站在高速傳送的立場上來談論課題，一些攸關時序與電壓所新增加的考量參數務必要理解透徹，這是最基本的功夫(圖10)。
基於以上諸點的考量，我們不難想像背板的使用環境是一個複雜的系統架構(圖11)。在線路板上、連接器上、通孔線腳或裝置上，信號會隨著頻率的遞增，而呈現出截然不同的風貌。經過以上諸種因素的探討，「RaSerX」(圖12)串列式技術的開發之初，就是針對廉價四層FR-4的場合，如何在時間軸方向與振幅方向，確保信號的容限(Margin)為焦點，來抑制信號的劣化現象。特別是要實現50公分以上長度傳送線路的背板環境時，通常只要3Ghz以上的信號，幾乎很難到達接收端，因為信號的衰減蠻嚴重。造成這個阻礙的要因，是前面所提到的介電損失(Dielectric Loss)、印刷線路基板穿孔(Through Hole)或是岸邊接觸(Land)等影響到傳送線路的負荷。而穿孔(Through Hole)就是貫通線路基板的圓柱狀導體，擔當與配線層接觸的任務，而此處所說的岸邊接觸(Land)，則是指為了讓穿孔與配線層接續的圓盤狀導電體。
眾所熟知的FR-4四層基板，雖然物美價廉，然其高頻特性實在不佳。若是採用FR-4應用於背板的環境場合，從最上層跑線到最下層攸關傳達函數的增益就有 20%程度的差異。可見穿孔(Through Hole)對於FR-4的影響有多大。當使用上側的線跡場合，穿孔或與他接觸的岸邊接觸(Land)會被當成引線(Stub)來動作，因而發生信號的衰減與反射。通常，引線是以附隨在傳送線路上的負荷來看待。
如果只是想單純地抑制介電損失，可以考慮介電率較低、低tanδ數值材料的印刷線路基板，比如說使用「Nelco 6000」在背板的場合，可以改善2GHz~ 5GHz範圍的特性。然而，使用5Ghz跑50公分以上時，接收端信號也是衰減到原來的十分之一的程度。
「RaSerX」串列式技術為了實現高速傳送的美夢，並且克服前面所提的各種難題，特別導入了幾個鮮明的技術。
第一，運用可以自動調節傳輸線路特性的參數之波形等化技術。該技術實際上是兩門絕技的組合。其一是在傳送端回路先做預增強(Pre-emphasis)的處理，儘可能抑制接收端信號的失真。再來，就是在接收端回路加入均衡等化(Equalization)來抑制信號反射的影響。預增強與均衡等化的調整是在電源投入的初期，就會測試輸出入傳送線路的傳送線路，而來自動設定電壓方向與時序方向信號的容限(Margin)。也就是這個機能的彈性，可以因應擴充板的組合、線跡長度、特性阻抗的各種差異。預增強與均衡等化的機能能夠柔軟有彈性地因應傳送線路的特性，則是採用多頭分接濾波器(Tap Filter)來實踐，其可以穩當地確保眼狀圖之開口高度。
第二，就是在每一個資料傳送單位，也就是俗稱的單位間隔UI(Unit Interval)之內載送兩個位元資料，以「四值」傳送技術來稱呼。從邏輯上來推敲，在同樣的頻率狀態下，四值傳送比二值傳送可以多出兩倍的傳送速率，但並非二值傳送沒有存在價值的必要，而是四值傳送或二值傳送的選擇，要依據傳送線路的屬性來抉擇，比較合情合理。
第三，為了可以自動地設定波形等化的係數，「RaSerX」串列式技術的輸入輸出電路納入了評價傳送線路與接收電路特性的「Shmoo Plot」測定功能。更具體地說，即是採用虛擬隨機序列位元PRBS(Pseudo Random Bit Sequence)產生器與PBRS檢視器。預增強可以透過眼狀圖的開口來驗證效果。然而，要直接在接收電路內部裡用探針直接觀測，簡直是不可能的任務。所以說，自動「Shmoo Plot」機能是檢證等化效果不可欠缺的。「Shmoo Plot」，其實就是以電源電壓與動作頻率等相關參數為雙軸，檢證LSI的動作結果。
而針對損失所做的信號等化，說穿了就是加強高頻的份量，盡可能將頻率響應拉平。用圖13來解釋，就馬上可以理解了。
PAM乃是「脈衝振幅調變-Pulse Amplitude Modulation」的簡稱，是數位調變方式的一種，其他諸如PDM(Pulse Duration Modulation)或PPM(Pulse Position Modulation)也是可以見到的調變模式。4-PAM無疑地是2-PAM的兩倍速度。經驗證實2-PAM的方式，足夠應付1Gbps～3Gbps的背板串列式傳輸。而當需求邁向5Gbps～10Gbps(圖14、圖15)的高速境地時，就是4-PAM展現身手的好時機。4-PAM的秘訣就在每一個符號的時間內載送兩個位元，因此會存在4個位階值，信號傳送速率也就是尼奎斯特(Nyquist)速率的4倍。
那何時是運用4-PAM的最佳場合呢？當「3 eyes:1eye=10db」就是恰當的時機。更精準地說，2-PAM與4-PAM的抉擇標準是可以根據2個頻率的衰減程度來決定之。當某頻率f的振幅是2倍頻率2f的3倍時，頻率f的眼狀圖高度與2-PAM的2f是相等的。
以官方網站所揭示的眼狀圖資料顯示，高速10Gbps的背板傳輸環境內部，整合50歐姆終端阻抗之「RaSerX」串列式技術確實可以實現這個應用，無形之中，也延長了銅配線背板環境的生命週期。總之，「RaSerX」串列式技術是朝向背板應用環境而開發出來的一門介面技術，可以採用0.13μm製程， 1V的CMOS技術來製造。