PCI-SIG宣布，PCI Express 7.0(PCIe 7.0)規範草案的0.5版本(Version 0.5)現已開放會員查看。
繼2023年6月推出PCIe 7.0草案的0.3版本(Version 0.3)，PCI-SIG持續耕耘最新世代的互連標準，整合0.3版本自發布以來所收到的回饋，進一步於2024年4月2日發表0.5版本，顯示PCI-SIG正遵循2025年正式推出完整標準的時程規畫，按部就班推進7.0標準制定流程。
PCIe 7.0將依照過往標準慣例將傳輸速率翻倍，原始位元率(Raw Bit Rate)達到128GT/s，並在16通道配置下，雙向傳輸速率達512GB/s。除此之外，PCIe 7.0也將延續6.0導入的PAM4調變，並針對延遲、可靠性、能源效率等面向進行優化，同時兼顧與過往標準的向後相容性。
為因應高速訊號傳輸需求，PCIe從5.0邁進6.0已經完成加入流量控制單元(FLIT)編碼、改採PAM4調變的技術革命，PCIe 7.0奠基於6.0打下的基礎，將以速率提升為主，其餘技術變動不大。不過，小幅更新也代表PCIe 7.0或許將能更快成真，於2025年準時或甚至提前完成標準制定。
PCIe 7.0標準將為高速成長的人工智慧/機器學習(AI/ML)應用帶來助益，支援高效能運算(HPC)、量子運算的高速互連需求，並持續布局超大規模資料中心。PCIe標準演進將不斷為上述要求高頻寬的應用提供最新技術，PCIe 7.0也將關注高速訊號的傳輸表現及傳輸距離，以更完整的標準技術解決實際應用面臨的挑戰，未來發展值得期待。