國際行動介面標準制定組織MIPI聯盟(MIPI Alliance)日前發布兩項標準的更新，包含推出MIPI D-PHY v3.0版本，以及發布MIPI C-PHY 2.1版本。D-PHY v3.0將標準通道(Standard Channel)的資料傳輸速率提高了一倍，C-PHY 2.1則是於64位元PHY協定介面(PHY Protocol Interface, PPI)中，增加C-PHY與晶片核心邏輯(Core Logic)之間的匯流排(Bus)，進一步優化智慧顯示應用介面。
MIPI聯盟指出，D-PHY v3.0的革新，主要為將標準通道的資料傳輸速率翻倍提高至9Gbps，而短通道(Short Channel)則為11Gbps，進一步支援新一代超高解析度的顯示器以及其之後更新的版本。除了資料傳輸速率的提升，該聯盟表示D-PHY v3.0也於連接的接收器側導入連續時間線性等化器(Continuous Time Linear Equalizer, CTLE)，維持介面穩定的傳輸效率。而該版本規格也與前幾代的MIPI規格相容。
另一方面，本次MIPI聯盟發布的MIPI C-PHY 2.1版本，則是最佳化64位元PHY協定介面，增加C-PHY與晶片核心邏輯之間的匯流排。其中包括在標準通道上支援6Gsps(相當於13.7Gbps)的符號傳輸率(Symbol Rate)，在短通道上則支援8Gsps，以支援更高性能的應用程序、提供高吞吐量、良好的能效，將顯示器順利與相機順利連接至應用程序處理器。該版本介面同樣也與先前的C-PHY相容。
此外，MIPI聯盟主席Joel Huloux則對此表示，隨著相機與顯示應用中的畫素速率(Pixel Rate)不斷提升，本次推出的D-PHY v3.0有望支援下一代影像感測器所需的傳輸速率，同時也使規格逐漸走向低功耗的發展方向。Huloux補充，未來該聯盟也將繼續帶來PHY介面的革新，藉以推動相機、顯示器應用以及新興市場的發展。