賽靈思(Xilinx)開始供應ISE Design Suite ISE13。此版本是獲獎無數的設計工具與矽智財(IP)套件最新的強化方案，能協助系統單晶片(SoC)設計團隊提高生產力，邁向真正隨插即用IP的目標，鎖定Spartan-6、Virtex-6、以及7系列現場可編程閘陣列(FPGA)，其中也包括領先業界的兩百萬邏輯單元Virtex-7 2000T元件。
賽靈思(Xilinx)開始供應ISE Design Suite ISE13。此版本是獲獎無數的設計工具與矽智財(IP)套件最新的強化方案，能協助系統單晶片(SoC)設計團隊提高生產力，邁向真正隨插即用IP的目標，鎖定Spartan-6、Virtex-6、以及7系列現場可編程閘陣列(FPGA)，其中也包括領先業界的兩百萬邏輯單元Virtex-7 2000T元件。
在縮短開發時間和降低成本的同時，ISE Design Suite 13也提供更好的驗證效能，包括IP-XACT支援的隨插即用功能，和運用時脈重覆功能讓多位工程師能同時進行研發，來縮短設計週期 的新Team Design Flow。
由於賽靈思目前已推出具有百萬級系統閘功能的FPGA，像採用堆疊矽晶互連技術所打造的Virtex-7 2000T元件，以及將序列、平行、和數位訊號處理等功能整合到單一晶片上、並提供高達28Gbit/s收發器速度之能力，這些高度複雜的設計對生產力的需求極為重視。
根據國際半導體技術藍圖，若要維持高生產力曲線，業界必需將週期時間縮短50%。由於過半的設計週期是花在驗證作業上，因此ISE Design Suite 13新的CoSimulation硬體功能，以及先進可擴充介面(AMBA)4 AXI4匯流排功能模擬模式，皆可提供設計驗證團隊最直接的生產力優勢。
現在設計團隊透過採用賽靈思本身強大陣容的開發板、套件、以及賽靈思的ISE Simulator，可加速模擬週期，將以往必須花費數小時的工作時程縮短至數分鐘。透過即時模擬功能，驗證工程師可測試設計專案中已建置的模塊，其他模塊則能在模擬器中繼續進行研發，能讓整體驗證速度比原來的模擬模式更快，最高可達一百倍。新的可選式AXI4匯流排功能模組，也可加在驗證測試平台上，以推動對客戶所提供的IP互連邏輯之驗證，並提高系統整體生產力。
ISE Design Suite行銷部資深經理Tom Feist表示，設計SoC所需的複雜工作，光是一個設計案就需要動用多國研發團隊一起合作。不僅HDL需要動用許多工程師來開發，另外還得委任一位工程師扮演整合人員的角色，負責整個系統設計的整合與建置。而這其中更大的挑戰就是，在設計中開發不同模組的團隊成員，可能都來自許多不同廠商。
賽靈思網址：www.xilinx.com/tw