Altera宣布Stratix V FPGA的Interlaken矽智財(IP)核心實現了與Cavium OCTEON多核心處理器的交互操作。這一個成功的運作保證了晶片至晶片的前端互聯，更方便原始設備製造商(OEM)做出元件選擇決定。
Altera宣布Stratix V FPGA的Interlaken矽智財(IP)核心實現了與Cavium OCTEON多核心處理器的交互操作。這一個成功的運作保證了晶片至晶片的前端互聯，更方便原始設備製造商(OEM)做出元件選擇決定。
Altera產品行銷總監Alex Grbic表示，該公司靈活的Interlaken IP核心讓市場上的各種系統單晶片(SoC)、特定應用標準產品(ASSP)和特定應用積體電路(ASIC)元件介面能夠立刻使用Altera FPGA。
Altera Interlaken IP核心非常適合用於存取、骨幹乙太網路和資料中心應用的數個Terabit路由器和交換器，這些應用要求IP可配置，以最佳化實現各種流量指標，並能夠擴展到下一代平台。Interlaken IP包括Altera技術領先的收發器、PCS和MAC層。PCS層在Stratix V和Arria V FPGA中得到了增強，進而協助客戶節省了30～50%的FPGA邏輯資源。Interlaken IP不但節省資源，還透過了大量的模擬驗證，能可靠的運作在內部和客戶平台上。
Altera網址：www.altera.com