亞德諾(ADI)發表具備高度整合性的電源管理積體電路(IC)--ADP 5034低壓降(LDO)穩壓器，該元件在其小巧的導線架晶片級封裝(LFCSP)封裝當中結合了兩顆3MHz高效率1.2安培(A)降壓穩壓器以及兩顆300毫安培(mA)LDO穩壓器。
亞德諾(ADI)發表具備高度整合性的電源管理積體電路(IC)--ADP 5034低壓降(LDO)穩壓器，該元件在其小巧的導線架晶片級封裝(LFCSP)封裝當中結合了兩顆3MHz高效率1.2安培(A)降壓穩壓器以及兩顆300毫安培(mA)LDO穩壓器。
同時間ADI也發表了 ADP 5024穩壓器/LDO，此元件與ADP 5034完全相同，但是只具有一顆300毫安培LDO穩壓器。只占用電路板總面積69毫米(mm)2的ADP 5034與ADP 5024降壓穩壓器/LDO乃是為了因應處理器與現場可編程閘陣列(FPGA)對於性能要不斷提高，電路板空間要不斷縮減的需求所設計。
這款整合型降壓式穩壓器採用180度的相位差以降低輸入的濾波，因此得以使用較小的輸入電容器，並且又能降低輸入雜訊。還有一隻專用的模式接腳將兩顆穩壓器置入強制的脈衝寬度調變(PWM)運作或是自動的PWM/PSM運作，以取得更高的效率。ADP 5034與ADP 5024的低靜態電流、低壓差電壓、以及廣大的輸入電壓範圍也實現了更有效率的電源管理。整合式的LDO具有65分貝(dB)的高電源供應拒斥比(PSRR)性能(範圍從1k～10kHz)，能夠在對敏感的類比電路供電時將輸出雜訊降低至80uV/rms。
ADI網址：www.analog.com