Altera發布現場可編程閘陣列(FPGA)和系統單晶片(SoC)FPGA的開放運算語言(OpenCL)標準開發計畫。OpenCL標準是採用C語言的開放標準，適用於平行編程。
Altera發布現場可編程閘陣列(FPGA)和系統單晶片(SoC)FPGA的開放運算語言(OpenCL)標準開發計畫。OpenCL標準是採用C語言的開放標準，適用於平行編程。
Altera的OpenCL計畫結合FPGA的平行能力以及OpenCL標準，實現強大的系統加速功能。與使用Verilog或者VHDL等底層硬體描述語言(HDL)的傳統FPGA開發方法相比，這一種中央處理器(CPU)+FPGA，使用OpenCL標準的混合系統還具有明顯的產品及時面市優勢。
透過其OpenCL計畫，Altera與多名用戶合作，擴展大學計畫，支援在學術界針對FPGA開發的OpenCL標準，根據用戶回饋，主動促進OpenCL標準的發展。用戶早期評估結果表明，與多核心CPU解決方案相比，性能提高三十五倍，與HDL開發的FPGA解決方案相比，開發時間縮短50%。
由名為Khronos集團的業界聯盟開發，OpenCL標準是開放的免權利金標準，支援混合系統的跨平臺平行編程。做為標準平行語言，OpenCL標準支援編程人員使用熟悉的C語言開發跨平臺程式碼，從CPU到繪圖處理器(GPU)，現在擴展到FPGA。透過採用OpenCL混合架構，系統規畫人員提高設計中須要大量演算法部分的性能，還能夠將產品儘快推向市場。
Altera網址：www.altera.com