太克(Tektronix)將於Design Automation Conference(DAC)展會中推出Certus 2.0特定應用積體電路(ASIC)原型設計除錯解決方案。DAC是電子系統的設計與自動化(EDA)、嵌入式系統與軟體(ESS)和智慧財產(IP)等領域首屈一指的盛會。
太克(Tektronix)將於Design Automation Conference(DAC)展會中推出Certus 2.0特定應用積體電路(ASIC)原型設計除錯解決方案。DAC是電子系統的設計與自動化(EDA)、嵌入式系統與軟體(ESS)和智慧財產(IP)等領域首屈一指的盛會。
太克嵌入式儀器事業群總經理Dave Farrell表示，現場可編程閘陣列(FPGA)生態系統中沒有ASIC原型設計的主動除錯功能。DAC與會者將會親眼看到Certus 2.0如何顛覆ASIC原型設計流程，並大幅提升除錯產能。
首次在DAC展示的Certus 2.0軟體套件和RTL架構嵌入式儀器，啟用了完整的RTL級可視性，並讓原型設計平台具備FPGA內部可視性功能，對ASIC原型設計流程產生了重大的改變。此模擬級可視性能讓工程師能在一天內診斷出多項瑕疵；相較於使用現有的工具，可能要花上一個星期或更長的時間才能達成。
太克網址：www.tektronix.com.tw