PCI Express 6.0卡片電氣機構規格(Card Electromechanical, CEM)規格和PCIe 6.0實體層(PHY)測試規格詳細解釋如何測量傳輸(Tx)、接收(Rx)和其他電氣參數，也是PCI-SIG為64GT/s定義的PCIe 6.0電氣合規標準的一部分。本文將進一步探索Rx和Tx鏈路均衡測試的設置和要求。
PCIe 6.0 CEM Rx測試設備需求
PCIe 6.0 CEM接收端(Rx)合規性測試必須使用頻寬50GHz(或以上)的高效能示波器來準確執行壓力眼圖(Stressed Eye)校準。使用PCIe 6.0 CEM自動化軟體(如GRL-PXE6-CEM-RXA軟體)自動化進行誤碼儀(BERT)和即時示波器的校準，可大幅縮短設備校準和測試時間，使整個過程更加順暢。
要執行Rx和Tx鏈路均衡測試(Link EQ Test)，可以使用具有鏈路訓練和模式生成功能的協議感知誤碼儀(BERT)，透過LTSSM狀態機內的恢復狀態，強制使待測物(DUT)進入Loopback狀態進行測試。與此同時，必須確保測試使用的高頻同軸電纜皆具有適當的頻寬和相位匹配，偏移小於1ps。
需要使用的測試設備包括頻寬大於等於50GHz的高效能示波器、PCIe 6.0 CEM自動化測試軟體、Protocol aware BERT，以及相位匹配的2.92mm或2.4mm高頻電纜。
PCIe 6.0 CEM Rx測試設置要求
執行CEM合規性測試必須準備PCIe 6.0合規測試治具套件，測試套件包含：Compliance Load Board(CLB)、Compliance Base Board(CBB)、可變ISI板，以及多種電纜配件。這些電路板和電纜將搭配BERT和高頻示波器，用於校準和驗證PCIe Gen 6接收端的合規度。
測試安裝概述：Compliance Load Board(CLB)用於校準和測量主機/系統、Compliance Base Board(CBB)用於校準和測量Add-in Card。
PCIe Gen 6 Rx測試說明
PCIe Gen 6 Rx測試，首先需要對測試治具CBB/CLB及ISI通道，依據CTS對於插入損失(Insertion Loss)的要求，使用向量網路分析儀(VNA)進行量測。接著，再以此選定的ISI通道進行Stressed Eye校準。校準分兩步驟進行：先進行TP3(短通道)，接著則是TP2(長通道)，將分別進行以下校準項目。
TP3校準：初始Preset Q0、振幅、Pre-Shoot和de-emphasis，以及Preset、RJ和SJ(圖1)。
圖1 TP3 Rx校準設置
TP2(長通道)校準：DM/CM，以及最終Stressed Eye校準(眼寬和眼開度)(圖2)。
圖2 TP2長通道Rx校準(PCIe Gen 6)設置
隨著所需參數的調整，用於CEM規範的Sigtest Tool或Base規範的Seasim將在後台進行後處理，同時也對最終Stressed Eye進行驗證。由於參數值組合繁多，僅靠人工將使整個過程延長至數天，並且一旦最終Stressed Eye設定有任何變化，都需要重新執行校準，因此強烈建議透過PCI Express 6.0接收端自動化校正與測試軟體(如GRL-PXE6-RXA)自動化進行PCIe 6.0主機和Add-in Card校準及測試(圖3)。
圖3 TP2長通道Rx校準(PCIe Gen 6 Add-in Card)設置
DUT鏈路均衡測試
PCIe Gen 6的Rx和Tx鏈路均衡(Link EQ)測試將在64.0GT/s的速度下進行，包括以下多個測試項目：初始Tx Link EQ測試、Tx Link EQ反應時間測試、Tx Link EQ係數測試、Rx Link EQ測試。針對System Board和Add-in Card的PCIe 6.0 CEM Tx和Rx Link EQ測試設定參考，分別如圖4和圖5所示。
圖4 Tx/Rx Link EQ測試(PCIe Gen 6 System Board)設置
圖5 Tx/Rx Link EQ測試(PCIe Gen 6 Add-in Card)設置
對於校準，強烈建議工程師將測試過程自動化，讓設備自動配置為所需的設定，進而讓DUT進入Loopback來進行測試。
圖6 Rx合規性測試(PCIe Gen 6 Add-in Card)設置
為了讓DUT執行測試並進入Loopback狀態，自動解決方案將設置BERT與DUT進行Link Training到L0狀態，接著進入Recovery狀態，進而進入Loopback狀態，並準備好進行測試。再來，透過Rx路徑的校準Stressed Eye訊號將用於測量First BER(FBER)，以確保實現1E-6或更高的FBER。
(本文由GRL提供)