躋身盟主寶座　IDM主導3D IC產業

如圖2所示，ASET不只有來自於日本經濟部的計畫契約，並有國家級研究機構進階產業科學與技術學院(AIST)與其協同發展，更有來自學界的整合計畫能量。

圖2　ASET的研發能量

至於在業界的會員企業，則涵蓋元件製造商、系統終端商、材料與設備商達三十四家，諸如爾必達(Elpida)、IBM、英特爾(Intel)、恩益禧(NEC)、夏普(Sharp)、索尼(Sony)、東芝(Toshiba)等，研發能量十分可觀。

在3D IC開發方面，以目前由ASET所主導的3D整合技術(3D Integration Technology)為主要的執行計畫，預計從2008～2012年為止，其目的主要鎖定在發展可以提供多功能、高效能與低耗電的3D整合技術。相關內容包含設計環境、晶片測試、基礎整合技術等。而此計畫將以TSV為主軸，來進行各項條件的整合，並用來生產3D系統級封裝(SiP)的系統。

至於研發能量的產出，其實在3D整合技術的部分，自1999年起，ASET便已著手進行3D封裝技術的開發，期間共取得三百一十三份專利，出版五百三十八篇報告，但也僅限於電子系統整合封裝。

而自2008年啟動3D IC的整合計畫後，專利已取得一件，並發表相關文章共十篇。雖未能有顯著的研究產出，但擁有紮實的研究能量，想必在未來數年，將有更可觀的成績出現。

EPRC聯盟的成員遍布全球，包含了電子產業及晶片之供應鏈，主要包括IC製造廠如聯電、英飛凌(Infineon)、日立電線(Hitachi Cable)，封裝廠如STATS ChipPAC及UTAC等，材料與設備供應商如巴斯夫(BASF)、上海新陽半導體等。

自1996年起，EPRC持續注入許多寶貴的研發能力，不少跨國企業與當地組織均因此受惠。截至目前，EPRC持續成功突破許多關鍵技術，如無線傳輸所需新型尺寸的晶片封裝、高效能IC所需的黏合技術，以及通訊裝置所需的光學封裝等。

而此聯盟目前最大的計畫EPRC-9，則包括混合型立體堆疊與互連技術開發、應用TSV於銅/低介電常數之大型晶片封裝、嵌入式晶圓級封裝(WLP)以及高密度3D(High Density 3D)互連的低溫打線技術等四項專案。

至於下一步，新加坡微電子研究院在2009年6月時宣布啟動第十屆電子封裝研究聯盟計畫EPRC-10，其主要的研發是針對立體封裝的主要整合挑戰與嵌入式模組，其3D IC專案包含了設計使用已堆疊並包覆成形(Over Molded)的系統晶片技術來產出3D SiP、使用立體晶片對晶圓(Chip-to-wafer, C2W)混合大量接合的方式作異質晶片整合、研發於基底上作嵌入式薄型晶片，並完成可靠度等之特性分析，以及高密度立體嵌入式晶圓級構裝等。

新加坡微電子研究院目前積極在新加坡布局，研究開發12吋3D IC的完整生產線，第一期的目標是建立TSV設計和8吋、12吋TSV晶圓3D IC組裝，同時培訓一批在半導體供應鏈公司的人員，以支援3D TSV相關的技術與製程。第二階段將開發相關設備與工具，並整合到現有資源中，以延伸12吋晶圓製程生產線。

此聯盟致力於開發具成本效率、可進行製造與堆疊的TSV接合技術，來支援強化3D IC市場的基礎設備。因此研發的陣容，集結了德國的Fraunhofer IZM、法國的CEA-Leti、韓國的SAIT與KAIST、荷蘭的恩智浦(NXP)及美國的TAMU等，積極累積研發專利。

成立至今3年多的時間內，EMC3D致力於發展、整合與探討3D IC相關的製程，如DRIE蝕刻與雷射鑽孔、絕緣層/隔離層/晶種沉澱、高深寬比銅電鍍、載具接合/卸載、循序晶圓薄化、背面絕緣層/隔離層/晶種沉澱、背面印刷、背面金屬電鍍。另外也包括晶片到晶圓的置放與接合技術，透過互相地支援設備、材料和流程技術，會員能從完整的製程中快速累積經驗，大幅地縮短了開發時間和初始投資成本。

另外為了協助業界發展以TSV為技術基礎的3D整合應用，EMC3D將主要的應用類別聚焦在3D IC堆疊整合、微機電系統(MEMS)及感應器的封裝上，致力於開發具成本效益且可量產的TSV互連技術，協助業界開發相關3D晶片之應用。

在製程成本方面，聯盟自1998年起，訂定了3年的年度目標包括利用聯盟會員的設備與製程技術，運用TSV製程以便產出8吋晶圓，並控制成本在每晶圓400～500美元。

其次，可依技術趨勢選用先鑽孔(Via First)與後鑽孔(Via Last)製程，產出同第一年規格的晶圓，但成本下降至300美元。最後，則是針對12吋晶圓提供無縫整合與可靠度改善的TSV製程，亦可選用先鑽孔或後鑽孔，並控制成本至200美元以下。

EMC3D設定3年可以將低成本TSV製程推向市場，目前處於中期階段，原先設定低於200美元/晶圓的製程成本，目前已發展成可以低於150美元的整體成本來製作先鑽孔和後鑽孔TSV製程的加工。正如EMC3D專案主任Paul Siblerud所言，EMC3D已透過改善的設備效率、簡化的流程，以及材料費用的降低，有效地降低成本。

日前EMC3D延長其計畫至2011年，設備商會員應用材料員工指出，應用較大直徑的後鑽孔TSV在動態隨機存取記憶體(DRAM)、中介層及圖像感應器晶片(CIS)裝置上、與直徑較小但深寬比較大的先鑽孔TSV結構，都存有顯著不同的挑戰。然而，如何在成本控制的情況下，有效改善此兩種製程，更是一個未知數，但卻值得期待。

此聯盟公布的重點為評估現有技術，尋求改善方案、評估材料與製程的技術限制，找出具成本效益的解決方案、建立明確的成本評估模式避免高製造成本與風險。因此在3D IC市場中，SEMATECH將可協助業界會員確認材料的使用、技術的選擇、標準的建立、設計測試設備與製程的方法，以及開發突破關鍵製程，以提供技術對話平台。其發展的成本資源模式，亦可供業界確認其導入3D IC的可行性。

回顧在2008年底的IEEE/ACM國際會議中，SEMATECH展現了在3D IC發展的旺盛企圖心，其網羅了業界與學界專家，合成一股強大的研發能量，諸如由TechSearch來主導3D IC市場研究、由英特爾提供主要晶片的設計與測試解決對策、IBM主導3D IC整合應用、Gradient探討3D堆疊時的散熱處理、明尼蘇達大學研發高可靠度的3D IC電能供給、RPI發展記憶體應用3D堆疊時的電路設計、賓州大學探索3D IC成本模式、昇陽(Sun) 特別主導3D IC測試方法，以及高通(Qualcomm)針對應用TSV製程設備時的測試等，全面地來發展3D IC量產前短期預見的問題解決方案。

從SEMATECH官方所公布的3D IC進程規畫(圖6)可以看出，其透過累積經驗，以便規範出進程、標準與製造方法，而提供完整的製程解決方案。因此，為了有妥善的晶圓測試廠，SEMATECH在Albany設置並推出以研發為目標的測試建置計畫，預計在2010年第一季可以完成。

圖6 SEMATECH的3D IC進程規畫

根據Tezzaron執行長Robert Patti的說法，在發展高速處理器核心的應用上，已導入3D互連技術，在現有和規畫中的DDR記憶體技術將逐漸無法滿足訊號頻寬的未來需求，採行IMIS標準，預期可以讓處理器製造商滿足數十億組記憶體訊號的頻寬問題，於是可讓DRAM的訊號密度直逼靜態隨機存取記憶體(SRAM)，但卻能比傳統DRAM的成本更低。

此外，為了發展邏輯晶片元件的應用，Tezzaron網羅了十家廠商先作兩層的晶片，並透過旗下的多元件共用晶圓發展計畫來共用晶圓結構，並可選擇性搭配整合到Tezzaron的3D DRAM中。而在晶片設計的部分，則提供R3Logic作立體配置。因此，透過開放之標準，協助業界跨足3D IC應用、降低門檻，以促成3D IC作為技術的主流，即為3D-IC聯盟的主軸。

這是一個由學界發起的產學聯盟，源自於喬治亞理工學院的3D IC系統封裝研究中心(3D Systems Packaging Research Center)，其3D IC發展的重點如圖7。

圖7 3DASSM的3D IC整合計畫

從其聯盟之名稱即可得知，此乃朝向全矽系統的方式來開發IC封裝與載板(Substrate)，以取代傳統的陶瓷與有機載板，進而改善接線密度等物理性能之極限。其主軸將在於使用全矽系統設計、降低TSV成本、在矽載板上使用多層接線與具屏蔽的TSV、薄膜主動與被動元件的開發、開發將IC與矽基板互連的技術與可靠度評估以及各項技術整合等。

目前該聯盟正積極拉攏具有3D IC潛力的業界，其尋求的技術標的包括電介質材料與製程、微影(Lithography)工具、材料和製程、金屬化工具和化學製程、穿孔燒蝕和生成工具、矽和非矽核心材料與基底製造和晶圓級構裝技術等。