符合安規/提供保真度　高速高電壓探測器設計有訣竅

本文將介紹幾種用於測量探測器效能的高速和高電壓探測器電路，說明如何將高電壓降低至安全的等級，並提供優良的直流電(DC)準確度和高交流電(AC)保真度，隨後就能夠透過同軸電纜把這些訊號傳輸至50歐姆(Ω)設備中。

了解探測器局限　提高測量準確度

利用一個探測器來測量電路的電壓，同時給電路施加電阻性和電容性負載，而在高頻條件下甚至還包含電感性負載。載入電路還會把失真和振鈴添加到原始訊號上，其概念類似於海森堡測不準原理(Heisenberg Uncertainty Principle)。該原理涉及一個電子的位置和動量的量子本質，並揭示一些有關電子測量的科學，其基本的結論是「任何旨在測量電壓和電流的嘗試，實際上都會改變這些物理量」。

利用電流探測器來測量電流將增加迴路面積和電感，且失真和時間延遲會導致暫態功率耗散(V×I)的估計複雜化，而透過測量一個低值並聯電阻器兩端的電壓來測量電流也是一種常用的方法。然而，當頻率高於10MHz或存在低於30奈秒的上升和下降時間時，則必須考慮電阻器的電感。在寬能隙(Wide-bandgap)電源轉換時，可能出現開關頻率達MHz級以及存在短暫上升和下降時間的情況，因此進一步了解探測器電路及其某些限制是很重要的。

圖1顯示一個分壓比為10:1、10百萬歐姆(MΩ)、500MHz示波器探測器的簡化原理圖。電阻器R10、R11和R12在探測器的頂端提供一個與可變補償電容器(C7)並聯的9百萬歐姆電阻，在直流電條件下，利用示波器的1百萬歐姆直流電輸入電阻器(R13)和探測器頂端的9百萬歐姆電阻來獲得10:1的分壓比。為了在電壓測量中實現1%或更好的準確度，被測量的電路必須具有一個100千歐姆(kΩ)或更小的源阻抗。主動式探測器可具有較高的輸入阻抗，但電壓通常被限制在幾十伏特。

圖1 示波器探測器簡化原理圖

善用寬能隙功率FET 創造更多設計可能

近期推出的寬能隙功率半導體元件如SiC和GaN FET，可幫助設計人員滿足下一代的效率與功率密度要求。相較於傳統的矽(Si)元件，這些寬能隙元件能在較小的面積內支援較高的擊穿電壓。此類元件的設計人員正逐步地減小電容和幾何尺寸，以改善通過頻道的速度。

與相同大小的Si元件相比，GaN的高遷移性和GaN功率FET的橫向結構可產生較高的載流子濃度能力和較低的導通電阻(RDS(on))值。這些特性使得GaN FET可擁有與Si FET相當的電壓和電流傳輸能力，然尺寸僅後者的三分之一。

反向恢復電荷(Qrr)是Si功率FET開關操作的主要功率損失機制之一，GaN和SiC FET均為多數載子(Carrier)元件，但GaN FET沒有內接二極體，這意味著它們沒有反向恢復電荷(Qrr)。而SiC FET確實有一個內接二極體，這一點與矽元件相似，但是儲存的反向電荷較低。當驗證設計採用近期推出的GaN和SiC功率元件時，對特定應用或電源轉換器架構中的損耗進行量化將變得十分重要。且應對須要採用不同方法以滿足驅動電路、控制器參數和系統效能目標的元件優缺點進行評估。

以足夠的準確度和頻寬測量汲極、閘極和源極上的波形十分緊要。在整個溫度範圍內監控這些波形也很重要，因為寬能隙元件的運行方式與矽元件是不同的，對於任何開關FET而言，RDS(on)都是一個關鍵參數。一般來說，當溫度從25℃升至125℃時，Si FET的RDS(on)約增加一倍；然而，SiC元件在相同情況下的RDS(on)增加則小得多，並可在200℃或更高的溫度條件下操作。

GaN FET還具有溫度相關性以及一種與斷態電壓有關的導通電阻機制，被稱為動態RDS(on)，目前未發現Si或SiC FET具有這種複雜的效應。據相關報告顯示，GaN的動態RDS(on)會在接通之後的幾百奈秒到幾分鐘發生改變，取決於變化的起因。

圖2顯示一種簡單的功率因數校正(PFC)升壓拓撲。對於通用的85VAC至270VAC應用，Q1上的汲極訊號可高達400伏特，若有線路突波時會更高。在GaN FET型設計中，OFF至ON波形會具有一個大於150V/ns的dv/dt，以及一個大約3.5奈秒的下降時間，訊號頻寬(BW)=0.35/tfall的簡單關係可得出一個100MHz的估計值。為了實現小於2%的測量誤差，探測器網路和訊號鏈應具有一個五倍於此的頻寬，即500MHz。

圖2 PFC型升壓轉換器

回顧一下圖1，如果其中沒有補償電容(C7)，位於約50皮法(pF)電纜電容之前9百萬歐姆探測器頂端電阻與16皮法示波器輸入電容相並聯，形成一個具有僅250Hz左右頻寬的低通濾波器，此頻寬比所需要的低了兩百萬倍。為了進行補償，對與9百萬歐姆電阻並聯的C7進行調整以在頻率響應中增添一個零點，該舉動消除了極點並提供平坦的頻率響應。

從另一個方向來看這個問題那就是：C7在一個的很寬的頻寬內，使探測器頂端的阻抗與電纜和示波器輸入的阻抗保持9:1的阻抗比，直到寄生電感和傳輸線效應開始起主導作用為止。不幸的是，九倍的阻抗比意味著在探測器頂端與示波器輸入之間將永遠不存在阻抗匹配。如果試圖構建此電路，並使用市售的50歐姆同軸電纜作為連接線，那麼其運行效能將非常差。在沿著電纜約1/(往返行程時間)處，開始起作用的是由九倍的不匹配阻抗所引起的非常強的反射或振鈴。

透過少量的研究，包括拆開舊的探測器和做一些舊式的逆向工程設計，發現了一個秘密，這是促成首個「提示與技巧」的基礎。示波器探測器電纜的中心導線是具阻性的，在探測器頂端的輸出與實際進行補償的BNC(Bayonet Neill-Concelman)適配器盒的輸入之間測得的阻抗約為300歐姆。像魔術一樣，給探測器頂端和示波器之間的路徑增加損耗反而減低了反射，並產生平坦的響應。後來，太克(Tektronix)在1956年獲得有關於此的專利授權。由於專利權的有效期限為20年左右，因此該技術早已過了專利保護期，可以自由開放地重新使用。

留意電路負載 避免影響測試結果

在500MHz，無失真傳輸線，則在探測器輸出端的電纜輸入阻抗僅為5歐姆左右。如專利中說明，增加損耗將增大電纜輸入阻抗，並允許在補償中使用一個較小的探測器頂端電容值。把補償電容器調節至大約7皮法，可在用於接觸電路的頂端上給探測器提供一個約45歐姆的阻抗。當由於負載因素而具有大於幾個歐姆的串聯阻抗時，如此低的探測器阻抗有可能降低訊號的電壓測量準確度。

GaN FET與Si FET一樣，亦具有一個與汲極電壓成某種函數關係的COSS，但通常要比Si FET的低二∼四倍。一款市售的600伏特、150毫歐姆(mΩ)GaN FET顯示COSS在400伏特電壓下約為40皮法，而另一款市售的600伏特、190毫歐姆Si超級接面FET顯示COSS在100伏特為100皮法，這與1,200伏特SiC FET在100伏特電壓下的情形相似。

在圖1所示的簡單探測器中，當傳輸線路無損耗時，7皮法的探測器頂端電容應減小至1皮法或更小，以提供最小訊號負載給GaN和SiC FET測試使用。

減小探測器電容 巧用補償/調諧手段

減小電容可採用多種方法來實現，一種訣竅是使用Twinax纜線並主動驅動用於較低頻訊號的遮罩；另一種選項是盡可能地縮短電纜的長度，然後增設一個具有高輸入阻抗的低電容、寬頻寬主動式放大器。為了在使用主動式放大器的情況下仍能保持高電壓測量的能力，還須要增設一個寬頻、低電容電壓衰減器。德州儀器(TI)的VCA824便是一款具有高輸入阻抗的寬頻帶、全差分放大器，能夠驅動50歐姆線路。該裝置具有一個±1.5伏特的輸入共模範圍和一個大於700MHz的小訊號頻寬，以及一個與1百萬歐姆相並聯的1皮法輸入阻抗。將此放大器用於高達600伏特的汲極電壓，將需要一個1000:1的電壓衰減器，其在直流電至大於500MHz的範圍內保持平坦，和一個小於2皮法的輸入電容。

而該衰減器的阻抗和功率耗散必須考慮進來，以下說明衝突的需求。理想的情況下，該阻抗對於防止電路超載和降低功耗來說夠高了。當探測高達600伏特的電壓時，用一個1百萬歐姆阻性阻抗來實現該衰減器，並把功率耗散保持在低於400毫瓦(mW)。在驅動寄生電路板電容和放大器輸入電容時，保持較低的阻抗可提供較寬的頻寬。

圖3為一款已改進的探測器電路，其可提供1000:1的分壓比，且使用的訊號路徑長度僅1英寸左右。免費的線上追蹤阻抗計算工具可提供寄生電容的估計值。例如，位於採用FR-4(er 4.0)材料的接地平面上方4密耳(mil)的一根6密耳寬的1盎司(oz)微帶線的電容約為每英寸2.7皮法。

圖3 改進型電壓探測器電路原理圖

為進一步減少來自電阻分壓器的寄生電容，這裡運用了一種射頻(RF)工程設計技巧，即在其側面安裝能夠耐受2瓦(W)功率的2512表面黏著技術(SMT)電阻器。如此一來，可將接地平面上方的訊號路徑傳導面積縮至最小。而且，1000:1的分壓比被分為2:1和500:1兩個部分，而該嵌入式探測器的輸入電容約為1.5皮法。

200千歐姆的直流電阻(R2+R3)雖然產生相當高的功率耗散，在600伏特時為1.8瓦，但可以使用約1皮法補償電容，並可獲得高於500MHz的頻率響應。

在圖4的電路板中，採用表面安裝型2512電阻器及與之並聯的調諧電容器。

圖4 嵌入式高電壓探測器實現方法

圖5和圖6中的兩幅「汲極電壓輸出至示波器的曲線圖」顯示出效能結果。標示為Commercial Probe 10:1的曲線取自一款10:1商用示波器探測器。Embedded Probe 1000:1則取自一個由VCA824和另一款寬頻多路多工器OPA4872實現緩衝的網路，其中OPA4872負責驅動10英尺的50歐姆同軸電纜。圖5中的曲線圖反映的是調諧之前的情形，而圖6中的曲線圖則顯示的是調諧後的狀況。

圖5 補償/調諧前的探測器性能比較

圖6 用調諧補償器後的探測器性能比較

在補償之後，採用來自汲極上的嵌入式探測器波形以估測開關損耗，圖7顯示接通和關斷損耗的計算方法。每個週期的總損耗位於兩個三角形VI曲線下方的面積，為減小測量誤差，擁有良好的電壓準確度和電流準確度，並在電壓和電流波形之間實現小於2奈秒的時滯(Skew)匹配是很重要的。

圖7 開關功率損耗估計

如欲準確地測量裝置電流，使用另一個VCA824放大器對位於FET源極和接地之間的電流檢測電阻器RCS兩端的電壓進行差分測量(採用開爾文Kelvin連接)，並使用一個具有0.100歐姆阻值的廣體6432、低電感(小於200pH)電阻器可提供±15安培(A)的電流測量範圍。

圖5中的Gate Voltage顯示從「差分測量結果×10」獲得的源電流波形。須注意的是，在FET接通時出現的三角形6安培電流尖峰是由於裝置的閘極和汲極電荷所致。另外，圖5中的Current顯示閘極至接地波形，時滯匹配是透過採用裝置至緩衝放大器的等長布線以及至示波器的等長50歐姆同軸電纜配線實現的。

總括來說，本文介紹了一款易於實現的嵌入式探測器電路，其能夠測量高達600伏特且上升和下降時間短至3.5奈秒的電壓。為了儘量減小電容性負載，把一根1英寸的50歐姆微帶傳輸線與兩個100千歐姆、2瓦電阻器和一個200歐姆接地電阻器一起用來實現一個寬頻1000:1衰減器。此配置可驅動全差分VCA824放大器，該放大器具有高輸入阻抗、大於700MHz頻寬和±1.5伏特的輸入共模範圍。

此外，還說明如何借助差分VCA824，透過一個位於元件源極和接地之間的0.1歐姆電阻兩端採用開爾文連接來測量元件電流。對於時滯匹配的電壓和電流波形，設計人員能夠採用示波器的波形數學運算工具(Waveform Math)對其實施乘法和積分運算，進而提供準確的元件損耗估測。

(本文作者為德州儀器業務發展經理)