亞爾特拉(Altera)與Northwest Logic宣佈可為亞爾特拉的高密度Stratix II與Stratix II GX FPGA提供經過硬體驗證的667-Mbps DDR2 SDRAM介面，這個介面結合了亞爾特拉的自動校準DDR2 PHY與Northwest Logic的全功能DDR2 SDRAM控制器核心，在最高的記憶體傳輸量時，可簡化DDR2 SDRAM的介面設計。
亞爾特拉(Altera)與Northwest Logic宣佈可為亞爾特拉的高密度Stratix II與Stratix II GX FPGA提供經過硬體驗證的667-Mbps DDR2 SDRAM介面，這個介面結合了亞爾特拉的自動校準DDR2 PHY與Northwest Logic的全功能DDR2 SDRAM控制器核心，在最高的記憶體傳輸量時，可簡化DDR2 SDRAM的介面設計。
亞爾特拉DDR2 PHY可支援完整的技術文件、軟體與工具、矽智財(IP)核心、展示版、特性描述報告與模擬模型等組合，都可協助設計師進行亞爾特拉現場可編程閘陣列(FPGA)到DDR2 SDRAM的介面設計。
Northwest Logic的DDR2 SDRAM控制器核心，能夠支援雙倍資料率第二代(DDR2)、DDR、可攜式DDR、單倍資料率(SDR)、可攜式SDR SDRAM，以及可減少延遲的DRAM II(RLDRAM II)記憶體，並可透過使用請求重新排序、記憶庫管理與預看(look-ahead)處理，來提供高匯流排效率，也提供錯誤校正碼(Error Correction Code, ECC)、讀取-修改-寫入(Read-Modify-Write)，以及多埠前端(Multi-Port Front-End)附加模組，以簡化使用者的設計工作。
Northwest Logic總裁Brian Daellenbach表示，亞爾特拉與Northwest Logic所結合的DDR2 SDRAM解決方案，可為設計師將高傳輸率DDR2 SDRAM的介面複雜度隱藏起來，以便在最少量的成本與時間之下，將高效能、全功能的DDR2 SDRAM設計結合在一起。
Northwest Logic網站:www.nwlogic.com
亞爾特拉網站:www.altera.com