賽靈思(Xilinx)新的Vivado設計套件將加速現場可編程閘陣列(FPGA)取代特定應用積體電路(ASIC)。賽靈思推出新一代支援其最新28奈米(nm)7系列(Virtex-7)產品的設計套件Vivado，可降低FPGA設計難度，協助工程師快速將FPGA導入設計，並滿足未來嵌入式應用，對可編程元件的要求。
 |
| 賽靈思全球品質控管與新產品導入資深副總裁暨亞太區執行總裁湯立人表示，Vivado設計套件的推出並不表示既有的ISE設計套件將停止使用。 |
賽靈思全球品質控管與新產品導入資深副總裁暨亞太區執行總裁湯立人表示，未來將是全可編程(All-Programmable)的時代，因此在系統整合的過程中，將遭遇整合C語言演算法與RTL級IP、模組與系統驗證，以及混合數位訊號處理器(DSP)、連結晶片與邏輯領域等難題，此時即須借助更佳的設計工具進行可編程元件的設計，加速可編程元件在嵌入式系統中取代傳統的ASIC。
新的Vivado設計套件提供高度整合的設計環境(IDE)與新一代囊括系統至晶片級(System-to-IC)的設計工具，同時也是符合業界各種標準的開放式開發環境，可符合AMBA AXI互連規格、IP-XACT IP封裝元數據(Metadata)、TCL語言、Synopsys Design Constraints(SDC)格式，以及其他專為使用者需求、加快流程而設計的規格。
湯立人認為，新時代的全可編程系統中，除程式語言不同的設計難題外，系統中的主晶片也將整合更多元件，以及為達成高整度而發展新製程技術，如三維晶片(3D IC)，因此工程師須面臨分層晶片的規畫與分區、多領域和多重晶片物理最佳化、設計後期工程變更單(ECO)及變更引起的連鎖反應等問題，Vivado設計套件皆可一一解決。
此外，透過支援多種程式語言，Vivado設計套件不僅可加快可編程元件與輸入輸出(I/O)、採用3D IC堆疊技術晶片的設計外，並支援安謀國際(ARM)處理器系統、類比混合訊號與極大部分IP核心建置設計，湯立人指出，目前嵌入式系統所採用的處理器整合的晶片越來越多元，工程師須同時具備多種不同晶片的設計知識，才能有效整合並發揮各部件最佳的功能，進而提升處理器或系統的效能。
值得注意的是，Vivado設計套件實為賽靈思為其最新的28奈米7系列產品量身打造，且設計生產力是其他業界開發環境的四倍。湯立人表示，賽靈思開發了相當多的可編程技術，讓客戶可在車用、消費性電子、工業控制、有線與無線通訊、醫療電子等領域進行元件與系統的整合，其中28奈米7系列產品最主力的市場即為通訊領域，透過Vivado設計套件可讓7系列產品加速被導入通訊系統中。