為滿足不同應用需求，通訊技術標準數量日益成長，也使得許多通訊基礎設備的系統設計人員在研發新產品時，必須以更靈活的架構來支援不同通訊標準。以設計彈性見長的現場可編程閘陣列(FPGA)，便是這類通訊基礎設備為主力應用市場之一。然而，客戶不僅希望能實現支援多種通訊標準或規格的系統，更希望能持續壓縮開發時間，因此，FPGA供應商在開發環境必須提出新的對策。
 |
| 賽靈思亞太區行銷及應用部門總監張宇清認為，導入部分重新組態的設計策略，有助於降低通訊基礎設備及眾多嵌入式系統的實作成本。 |
賽靈思(Xilinx)亞太區行銷及應用部門總監張宇清指出，不管是有線通訊或無線通訊，其基礎設備都會隨著各地主管機關的法規要求、電信業者的偏好、服務模式與市場特性，而出現些微規格差異。正因為系統產品的規格需求在大同中仍有小異，如何以更有效率與更具成本效益的方式實現差異版本設計，遂成為用戶關注的重點。
傳統上，這類客戶會將不同規格需求設計成功能模組的形式，再將其利用FPGA實現，當產品交付給客戶時，只須依據客戶的規格需求啟動對應的功能模組即可。但這種策略會使得產品研發團隊必須使用更大容量的FPGA，而且設計的編譯時間也會隨之延長。
因此，最理想的設計策略，應該是要在系統設計時，把差異化的功能模組和共通的功能模組切割，然後進行選擇性的實作，而不是交付給客戶一個全功能的設計。這種設計策略稱為部分重新組態(Partial Reconfiguration)。
張宇清指出，根據該公司客戶的設計案例研究顯示，這種設計策略可顯著降低系統的實作成本，而且在部分大型設計案例中，設計的編譯速度可以提升兩倍以上。例如在光通訊應用中，有一個光纖傳輸網路設備(OTN)設計案例必須支援OTU2、OC192/STM-64等通訊協定，當時產品研發團隊必須使用三顆FPGA元件來實現，但採用部分重新組態策略後，系統只須採用兩顆FPGA便可實現。
事實上，這種設計策略並非賽靈思獨創，其主要競爭對手Altera與部分特定應用積體電路(ASIC)設計團隊所使用的電子設計自動化(EDA)工具，均已支援類似功能。不過，這種設計策略要能奏效，必須在晶片設計的初始階段就考慮到部分重新組態，且整個設計流程和開發環境都必須依此調整，才能讓使用者享受到部分重新組態所帶來的好處。
但賽靈思相信，導入部分重新組態的設計思維，將是未來FPGA應用設計的趨勢，且不只是通訊基礎設備有此一需求，許多行銷全球各市場的嵌入式應用產品也可從類似的設計策略中受益。因此該公司在其最新版FPGA開發環境中，特別強化對部分重新組態的流程與工具支援。在工具支援狀況改善後，部分重新組態的設計方法能否獲得更多使用族群青睞，值得密切觀察。