串列/解串列收發器需求殷切
FPGA整合硬體功能成主流

2009年農曆年甫一過完，可編程元件市場上的三家主要供應商--賽靈思(Xilinx)、Altera與萊迪思(Lattice)便在短短兩週內各自發表了一系列主打收發器功能的中高階現場可編程閘陣列(FPGA)元件，使得可編程邏輯元件供應商之間彼此競爭的焦點從邏輯容量、核心速度、數位訊號處理(DSP)功能等傳統上用以評價可編程邏輯元件(PLD)性能的指標，轉移到收發器的頻寬與數量上。再加上原本就在FPGA業界以混合訊號方案獨樹一格的愛特(Actel)，混合訊號似乎已成一大趨勢。  

跨越價格門檻　整合通訊功能成FPGA新賣點  

事實上，FPGA整合串列/解串列(SerDes)收發器功能的趨勢已經發展了相當長的時間，不管是賽靈思、Altera還是萊迪思，都有對應的產品線供客戶選擇，如賽靈思的Virtex5 LXT、Altera的Stratix GX與Arria GX系列，以及萊迪思的ECP2系列，皆已進入量產狀態。  

圖1　萊迪思策略行銷經理Sidhartha Mohanty表示，串列訊號介面在電子系統產品中的高度普及，使得FPGA供應商在元件中整合SerDes功能成為合理的決定。

但不可諱言的是，以往內建收發器的FPGA元件價格多半相當高昂，除了大型通訊基礎設備或軍工航太系統外，幾乎找不到其他應用實例。直到2007年起，可編程邏輯元件業界才開始陸續推出內建收發器的低成本產品線，其應用面也迅速拓展到消費性電子、車載資通訊設備等以往高階FPGA難以立足的大量市場。萊迪思策略行銷經理Sidhartha Mohanty(圖1)認為，從客戶的系統產品設計來看，內建收發器的FPGA只要能跨過價格門檻，就肯定能迅速獲得客戶認同。因為不管是大尺寸平面顯示裝置、網通產品還是車載資通訊設備，使用高速串列訊號來實現系統內部互聯或對外通訊的現象均已非常普遍，內建收發器的FPGA正可滿足客戶實現系統內外部通訊的殷切需求。為了持續滿足客戶對更多埠數、更高頻寬的通訊需求，萊迪思繼EPC2系列之後，近日推出新一代EPC3系列元件。  

圖2　Altera亞太區資深產品行銷經理張洵瑜認為，要推廣內建SerDes的低成本產品線，抓住應用市場的甜蜜點是關鍵。

Altera亞太區資深產品行銷經理張洵瑜(圖2)也指出，不管是內部互連或是對外傳輸，除了少數特殊應用還停留在並列訊號外，幾乎所有介面標準都已經改採串列訊號技術，長距離者如千兆乙太網、10G乙太網乃至未來的40G/100G乙太網，短距離者如PCI Express系列、串列先進附加介面(SATA)系列等通訊/介面技術，都採用串列技術來傳輸訊號。由於串列訊號已經是絕大多數客戶在開發產品時都會用到的技術，因此Altera決定持續拓展串列訊號收發器產品線，除了繼續在高階產品線上提供頻寬更高、埠數更多的SerDes收發器之外，也以更實惠的成本將具備SerDes功能的可編程邏輯元件推廣到更多應用市場上。以台灣市場為例，像磁碟陣列卡、網路儲存設備等客戶，便是Altera在台灣鎖定的主要客戶群之一。

圖3　賽靈思資深產品行銷總監Chuck Tralka表示，在不景氣的大環境下，將使客戶對元件的性價比要求變得更高。

首次將收發器功能從高階產品線擴展到低成本產品線的賽靈思，則從景氣的觀點出發，看好可編程邏輯整合收發器功能後，將有機會進一步蠶食特定應用積體電路(ASIC)與特定應用標準產品(ASSP)的市場。賽靈思資深產品行銷總監Chuck Tralka(圖3)指出，在大環境不景氣的情況下，幾乎所有客戶都變得比以往更重視成本效益，即使是通訊基礎設備市場上，也出現了通用公共射頻介面(CPRI)等以提升成本效益為主要的技術架構。  

因此，不管是高階或低成本可編程方案，都必須滿足客戶日益嚴苛的成本效益要求。而SerDes就是一個對客戶而言很有價值的功能，透過使用內建SerDes的可編程方案，客戶除了可以將原本採用多晶片方式實現的核心邏輯功能整合到單一元件上之外，連周邊的輸入/輸出介面需求也可以一併解決。  

SerDes結合特定應用平台策略賽靈思誓言讓ASSP走向黃昏  

圖4　賽靈思亞太區市場與應用總監張宇清指出，整合SerDes功能並推出特定應用平台策略，是賽靈思以PLD取代ASSP的大戰略中重要的一環。

賽靈思亞太區市場與應用總監張宇清(圖4)則進一步指出，賽靈思推出特定應用平台方案，其實是想向業界證明一個新的觀念--FPGA不只能扮演協處理器(Co-processor)的角色，更能取現有ASSP而代之。  

張宇清分析說，事實上，從目前FPGA業界所推出的產品來看，所有系統單晶片(SoC)內所包含的元素，如中央處理器(CPU)、數位訊號處理器(DSP)、鎖相迴路(PLL)、記憶體等功能，通通一應俱全，且在性能表現方面也毫不遜色。如果真要挑出FPGA的劣勢，大概只能從輸入/輸出(I/O)介面上找到弱點，因為輸入/輸出介面的選擇與其鎖定的應用領域密切相關，FPGA為了保持其通用性，以往很難預先整合特定介面技術到晶片平台上。  

但串列通訊技術的流行，從本質上填補了不同介面技術之間的鴻溝，使得FPGA供應商只要定義好收發器支援的通訊頻寬範圍，該收發器就能夠支援各種不同介面標準。這項轉變為FPGA帶來扭轉劣勢的契機，此後FPGA供應商只須負責設計通用SerDes收發器，至於該怎麼運用，就完全交由客戶決定。對用戶跟供應商而言，可說是皆大歡喜。  

從FPGA的角度來看待這項趨勢，更是一大利多。因為在補上介面這項元素後，就功能性而言，FPGA與客製化的SoC之間已經沒有差異。阻礙ASSP用戶轉向FPGA的最後障礙，只剩下設計流程與開發環境的轉換。  

這並非難以克服的技術障礙，反而傾向於商業模式跟人才流動問題。以台灣為例，台灣擁有非常堅強的設計服務業與為數眾多的IC設計人才，若ASSP用戶的觀念能夠有所轉變，找設計服務公司利用FPGA來替自家的產品開發獨特的晶片解決方案，或是台灣的IC設計人才開始向下游系統廠商流動，設計流程與開發環境的轉換問題自然就能迎刃而解了。  

但是，並非每個市場都像台灣一樣有充沛的IC設計人才，而且與其等待客戶改變想法，倒不如賽靈思自己先拿出行動，幫客戶做好所有設計工作，證明FPGA確實有足夠的能力取代客製化SoC。因此賽靈思才會在將收發器功能推向低成本FPGA產品線之際，同時發表特定應用平台策略，希望能對ASSP造成更大的取代效應。  

英雄所見略同　捉對廝殺戰況激烈  

值得注意的是，在這波可編程邏輯元件供應商競相整合SerDes功能的風潮中，不管是高階產品線或低成本產品線，供應商所提供的元件規格都出奇地類似(表1)。不僅元件規格彼此不分軒輊，就連鎖定的應用市場也幾乎重疊。

表1　各家供應商收發器元件規格一覽　　　　　　　製表者：黃繼寬
高階FPGA系列	邏輯容量(LE)	SerDes頻寬	埠數
Xilinx Virtex-6 LXT	75k～550k	11.2Gbit/s	12～36
Xilinx Virtex-6 SXT	315k/476k	11.2Gbit/s	24/36
Altera Stratix4 GT	228k～530k	11.3Gbit/s	12/24(可運行於11.3Gbit/s之最大埠數)36/48(總數)
Altera Stratix4 GX	72k～530k	8.5Gbit/s	8～48
低成本FPGA系列	邏輯容量(LE)	SerDes頻寬	埠數
Xilinx Spartan-6 LXT	24k～147k	3.125Gbit/s	4～8
Altera Arria II	15k～256k	3.75Gbit/s	4～16
Lattice EPC3	17k～149k	3.2Gbit/s	4～16

資料來源：各廠商

在高階FPGA部分，賽靈思與Altera皆鎖定40G/100G乙太網、高階測試設備、新一代無線通訊基礎設施等應用市場；而在低成本市場方面，原本採用低電壓差動訊號(LVDS)技術的高畫質電視、使用SATA、SAS等硬碟介面技術的網路儲存設備或是各種採用PCI Express Gen1做為內部介面的系統，更是賽靈思、Altera與萊迪思三強競逐的市場大餅。可以預期的是，在元件規格差異不大，目標應用市場又極為相近的情況下，可編程邏輯元件產業的競爭勢將更趨白熱化。  

正因為各家廠商鎖定的目標應用市場高度重疊，產品規格差異也相當有限，因此各廠商除了在元件本身外，也開始從設計工具、設計服務與供貨速度等環節著手，試圖從規格以外創造出差異化。如賽靈思除了推出新元件之外，也一併針對垂直應用推出目標設計平台，希望藉由為客戶縮短設計週期的方式，提升產品的競爭力；Altera則是從設計開發環境著手，在推出新元件時一併在其Quartus II軟體上推出新版本，讓客戶可以在晶片導入量產前即可先展開設計開發的工作；萊迪思則是祭出了發表即上市的手法，強調客戶可以最快的時間將設計推向量產。在如此激烈競爭的市場環境下，最後誰能勝出，仍待市場檢驗。  

混合訊號成為FPGA產業新星  

在可編程邏輯產業中一直具備獨樹一格形象的愛特(Actel)，倒是認為FPGA走向混合訊號發展其實有跡可循。  

圖5　愛特執行長John East指出，混合訊號是一個非常具有發展潛力的趨勢，也是愛特長期深耕的領域。

愛特執行長John East(圖5)曾表示，在半導體產業中，類比電路與數位電路間一直存在著某種程度的隔閡，若一家供應商能夠將類比與數位功能整合在同一個元件上，這樣的整合所能創造出來的價值，比純粹整合更多數位功能於單晶片上來說要大上許多，供應商也因此可以享受更高的毛利，這就是愛特從多年前便戮力發展混合訊號FPGA產品線的原因，並藉此在競爭激烈的PLD市場上屹立多年的利基之所在。  

從各家供應商紛紛開始強打內建SerDes功能的產品線來看，證明East對混合訊號產品線的潛力觀察得相當正確，但可編程元件產業是否會在追求密度提升之外，展開新一波混訊功能的整合大戰，將是值得密切關注的議題。