本文將介紹新一代802.11ac Wave 3的RivieraWaves Stream架構之演變，此一架構可支援高達8×8多使用者MIMO(MU-MIMO)，及160MHz頻寬的複雜配置。
802.11ac Wave 3前景看俏
ABI Research公司預計，到2019年底，消費級和企業級無線區域網路(WLAN)存取點的出貨量將分別達到1.715億台和2,500萬台。目前出貨中的WLAN存取點主要是建基於802.11ac 4×4。
Machina Research的另一項研究結果則指出，到2020年底，預計每個美國家庭平均將擁有20個連接設備，而所有這些設備都需要接入到相同的消費級無線區域網路存取點。企業級無線區域網路存取點可能會連接到更多的設備。預計到2015年底，具有Wi-Fi功能的設備安裝規模可望超過50億台以上。單一天線和雙天線的設備將是其中的大宗，而智慧手機將占年度Wi-Fi出貨量的50%以上。
上述趨勢推動了部署採用802.11ac Wave 3規範設備的需求，而這還額外帶來以下幾項重大效益：
最高可達160MHz，而802.11ac Wave 1的上限只有80MHz。雖然802.11ac Wave 2是802.11ac Wave 2規範的一部分，但很多802.11ac Wave 2解決方案還不支援160MHz頻寬。
最高支援8×8，而Wave 1和Wave 2的上限是4×4。由於無線區域網路的企業級存取點所連接的設備數更多，所以特別推薦使用8×8配置。
這是802.11ac Wave 2中所導入的最重要功能。在Wave 1的解決方案中，一個4×4存取點可以與1×1使用者端設備一個接一個地通訊。這限制了流通量，且網路只能使用1×1配置，因此不能充分發揮4×4的功能。
在Wave 2系統中，4×4存取點最多可以同時與四個1×1使用者端通訊，其中每一個使用者端都可從四個空間串流(Spatial Stream)的其中一個接收訊號。充分利用存取點的4×4容量，可以顯著地提高網路利用率。
對此，RivieraWaves Stream 802.11ac以802.11ac存取點的主要目標為其三個子市場：
需要多達八個空間串流(8×8)來支援從1×1到4×4的大量使用者端
最大的市場，最多需要四個空間串流。
重要的是要能提供一種能同時滿足這三個市場要求的可擴展解決方案。本文將介紹一種針對802.11ac Wave 3數據機架構的可擴展解決方案，可以從2×2最高擴展到8×8。
RivieraWaves Stream 802.11ac Wave 3 SDM概述
CEVA RivieraWaves Stream 802.11ac Wave 3軟體定義數據機(SDM)子系統是一種超高性能的Wi-Fi數據機，支援更廣泛的配置，直到非常大的多重輸入多重輸出(MIMO)規模。
從功能上來看，CEVA RivieraWaves Stream 802.11ac Wave 3 SDM數據機負責媒體存取控制(MAC)介面與類比數位轉換器(ADC)/數位類比轉換器(DAC)之間所有的發射和接收訊號處理，包括無線控制和自動增益控制(AGC)。
它支援大部分的11ac可選模式，提供最高256-QAM的所有調變方案(MCS0-MCS9，一到八個空間串流)、1024-QAM調變(MCS10和MCS11)，支援長保護間隔(800奈秒)和短保護間隔(400奈秒)，可用於提高鏈路可靠性的時空區塊編碼(Space Time Block Coding, STBC)，將散射、反射和折射等情況所帶來的影響減到最小。並提供低密度同位元檢查(LDPC)，與維特比(Viterbi)解碼器相比，它可將接收靈敏度提高2∼3dB。此外，也支援MU-MIMO，以及發射波束成形，可作為一個波束成形器(Beamformer)和一個波束成形接收端(Beamformee)。
在數據機子系統設計上，CEVA Wave 3 SDM數據機子系統採用混合式設計(圖1)，將硬連接裝置與CEVA-XC核心組合在一起，在尺寸和靈活性之間實現了最佳平衡。其配備參考控制和處理軟體，組合成一功能完備的Wi-Fi數據機。
 |
| 圖1 CEVA Wave 3 SDM數據機架構 |
此數據機還可與CEVA Wave 3 Wi-Fi MAC子系統和一個類比/射頻子系統結合，以構成一個完整的Wi-Fi系統。
一些經過挑選的數據機訊號處理演算法可與專門的邏輯一起實施，因為它們對運算要求很高，而且不期望會改變。但是，所有的關鍵Wi-Fi數據機演算法都將在數位訊號處理器(DSP)核心上實現，並且將從其靈活性受益。CEVA Wave 3 Wi-Fi數據機參考套裝軟體是由複雜的演算法所組成，這些演算法可充分利用CEVA-XC核心強大的向量功能。關鍵的演算法將會被編碼成偽浮點數(Pseudo-float)，將實現損失減到最小，並確保最佳的性能。
軟體使用暫存器和中斷與硬連接單元通訊。硬連接單元和核心之間的資料交換是透過建基於專用記憶體的互連來完成的，而此互連則是使用DSP核心的資料記憶體。
該解決方案是一個擴展能力極高的平台，核心數量以及硬連接單元的尺寸則視所鎖定的配置而定。CEVA-XC可以高頻率運行，並且大多數配置都可由一個獨特的核心來處理，同時還可釋放出大部分的核心處理能力。客戶可以利用這些多餘的處理能力進行差異化(Differentiation)、擴展或增強。
對於最大配置，例如8×8，該架構可利用兩個CEVA-XC核心來分擔關鍵元件的處理負荷，因而可調節縮放。與前導(Preamble)欄位和資料欄位的頻率域處理相對應，很容易就可實現分離：每個核心處理一半的子載波即可。負責逆/正向快速傅立葉轉換(IFFT/FFT)處理的時間頻率單元將已處理子載波總數的一半發送到每個核心，或從其接收。
不同硬連接單元各司其職
接著說明不同的硬連接單元，並重點說明它們如何調節縮放，以作為配置時的一項函數。
無線介面單元
為遵照IEEE 802.11規範，無線區域網路為多設備網路使用避免碰撞的載頻偵測(CSMA/CA)(具避免碰撞的載波感測多重存取)機制。
每個設備都應該偵聽通道，並在它自己進行傳輸前，先確認通道中沒有其他傳輸正在進行。因為它不能預先知道下一個感興趣訊框的到達時間，所以預設Wi-Fi系統將會偵聽介質，根據標準要求產生空閒通道檢測(CCA)指示，並檢測感興趣的訊號(它必須在大約4微秒內適當地完成射頻和類比增益的設置)。這些極度依賴時間的操作完全由RIU處理。
RIU的核心是一個微編碼狀態機，它控制一個能夠靈活配置的處理區塊(圖2)。這種高階的可程式設計性大大簡化了實現特定射頻的適應(特定增益級將在LNA、下變頻混頻器和VGA之間進行劃分)，並可以在矽上(On Silicon)進行更精細的最佳化。
 |
| 圖2 無線介面單元架構 |
在資料路徑上，前端單元負責固定的DAC/ADC採樣速率和頻域處理速率之間的Tx/Rx數位上採樣/下採樣(Tx/Rx Digital Up-sampling/Down-sampling)；頻域處理速率會改變，是訊框頻寬的一個函數，它還負責到達/來自主通道的頻率偏移。在80MHz通道操作模式下，固定的ADC/DAC採樣速率為160MHz，並且只需要Tx/Rx 20/40/80過濾器區塊。
如果支援160MHz通道操作模式，將會添加Tx/Rx 160過濾器以適應320MHz ADC/DAC使用的頻率，還可以輕鬆地客製化DAC介面以適應更高的採樣速率，從而滿足特定的無線電要求。
RIU包含與天線相同數量的前端單元。此外，RIU還可以選擇包含直接連接到MAC 實體(PHY)中頻(IF)的完整DSSS/CCK數據機，並且不會耗用DSP的資源。
時間頻率單元
時間頻率單元(TFU)主要提供減輕DSP負荷所需要的FFT/IFFT功能(圖3)。在接收前導資料的時候，TFU只是簡單地將資料從RIU傳送到DSP，這會執行所有的同步估計。
 |
| 圖3 時間頻率單元架構 |
在TFU接收到來自DSP的OFDM符號邊界估計後，它可根據正交分頻多工(OFDM)符號序列將自己同步，並為DSP提供快速傅立葉轉換(FFT)輸出。
在80MHz通道操作模式下，FFT的大小在64點、128點和256點之間變化，是所用訊框頻寬的一個函數。如果支援160MHz通道操作模式，將需要一個可以根據256點FFT/IFFT計算512點FFT/IFFT的附加區塊。
在Rx資料路徑上，TFU還可以在FFT之前執行時域DC和頻率偏移補償，待補償的偏移值可由DSP提供。
位元處理單元
位元處理單元(BPU)執行多個位元域運算(圖4)，特別是在接收模式下，它執行部分去交錯(De-interleaving)、串流多工、迴旋解碼(Convolutional Decoding)和一些解混碼運算(De-scrambling)。而在發送模式下，它執行混碼運算、迴旋編碼、串流解多工和一些交錯運算。
 |
| 圖4 位元處理單元架構 |
要求最嚴苛的處理是迴旋解碼，它是由多個並行運作的軟輸入維特比解碼器(Viterbi Decoder)處理。按照標準的定義，維特比解碼器的數量取決於資料傳輸速率。
平滑過濾單元
平滑過濾單元(SMU)會過濾頻域中的通道估計，以減少估計雜訊，而這些雜訊會影響從前導資料獲得的通道係數估計，所以它可以顯著地提高系統的靈敏度。
在MIMO操作中，通道矩陣的每個係數都會被單獨地過濾(雖然它們可以並行過濾)。SMU中具體的過濾器數量取決於延遲要求。在需要多個核心並行運行的配置中，SMU數量與核心的數量相同。
QR分解單元
QR分解單元(QRU)可幫助執行等化器計算，而其複雜度相當於一個關鍵路徑。但由於它的通用性，它也參與許多其他處理任務，包括支援波束成形所需的通道估計之SVD實現。在預編碼矩陣的複雜計算中也會用到它，可將它當作MU-MIMO AP來處理MU-MIMO傳輸。
對於SMU，具體的元件數量取決於延遲要求，QRU的數量與核心的數量相同。
MAC-PHY介面單元
MacPhy介面單元(MPU)負責MAC介面並執行多項運算。在接收模式下，它會準備來自SIG欄位的Rx-Vector，並將它提供給MAC。它還會處理MacPhy IF，並將資料從數據機發送到MAC。而在發送模式下，它會對來自MAC的Tx-Vector進行解碼，並將包含的資訊提供給數據機。它準備SIG符號的內容，處理MacPhy IF，並將資料從MAC發送到數據機。
配置802.11ac 4×4、四個空間串流及160MHz
在架構上，為實現支援160MHz頻寬和四個收發空間串流的4×4 Wi-Fi MU-MIMO數據機(圖5)，CEVA建議的解決方案包含：一個CEVA-XC4210核心、無線介面單元(包括四個前端單元，具有160過濾器擴展)、時間頻率單元(只有一個512 FFT/IFFT區塊)、位元處理單元(包括六個維特比解碼器)、通道估計平滑過濾單元(包括四個過濾器實例)、QR分解單元以及Mac/PHY介面單元。除此之外，還提供可在DSP核心上實現的參考軟體。
 |
| 圖5 4×4:4-160架構概述 |
這種架構具有極高靈活性，可支援演算法的修改以適應更先進的方案，並可增添新功能，例如讓客戶將其解決方案差異化。
而在運算方面，根據先前定義的架構，圖6說明了在接收160MHz 4SS VHT訊框的VHT部分時有一定的處理順序。
 |
| 圖6 時序圖 |
從RIU輸出的每個OFDM資料符號會被推送到TFU硬體FFT的記憶體中，這會在每一天線上依次啟動。然後，這些FFT輸出樣本由DSP處理。DSP核心專門負責相位追蹤、MIMO均衡和對數似然比(LLR)運算。最後，再將軟位元(Soft-bit)提供給BPU，以進行交錯和解碼。
在VHT-LTF欄位上，DSP會對4×4通道估計進行計算。然後這十六個通道係數由SMU在頻率之上進行平滑過濾處理。為節省時間，這個過程依次應用在一半的子載波，這意味著前一半可由DSP處理，而剩餘的部分則進行平滑過濾處理。平滑過濾通道是等化器係數計算演算法的輸入。這個複雜的計算通過三個步驟進行。首先是在DSP之外進行預處理，然後應用QR，最後在DSP中完成後處理。
圖6的時序圖說明了接收過程中的硬體/軟體劃分，並重點突出了延遲的要求和範圍。
在收到誘發回應的訊框後，Wi-Fi的一個主要約束會關聯到所控制訊框(如ACK)的強制性發送，這發生在被稱為SIFS時間的一段時間之後。
如圖7中的原理圖所示，在16微秒(μs)的SIFS期間，Wi-Fi系統必須依次完成接收訊框的解調，檢查MAC層的有效負荷，將射頻從接收轉為發送，同時準備下一次傳輸。
 |
| 圖7 SIFS預算 |
由於MAC處理的預算時間是2微秒，並且RX/TX周轉時間也是2微秒，因此可以將12微秒分配給PHY Rx處理延遲時間(即傳輸中的訊框結束和有效負荷最後一位元的解碼之間的延遲)。
PHY接收延遲的一個主要原因是來自VHT-LTF欄位的等化器係數計算(圖6中的橙色方框)。因此，對於不能在接收過程中減少延遲的單數據符號訊框，延遲約束將會特別嚴格。延遲約束的另一個後果是，參與資料處理的每個系統元件(DSP和HWA)必須在不到3.6微秒內完成任務，以防止在接收長訊框時，延遲積累會超過12微秒。圖6顯示CEVA Wave 3 Wi-Fi解決方案所達成的目標比先前所制定的目標大幅提高了。
配置802.11ac 8×8、八個空間串流及160MHz
802.11ac 4×4、四個空間串流、160MHz的配置，針對4×4配置所顯示的相同平台使用兩個CEVA-XC4210 DSP核心，所以可擴展到最高支援8×8、八個空間串流(圖8)。
 |
| 圖8 8×8:8-160架構概述 |
由於將8×8平台與4×4平台關聯而實現了最多為十二個空間串流的5GHz 802.11ac 8×8與2.4GHz 802.11n 4×4雙頻段併行，因此成為了10Gb/s 802.11ac Wave 3解決方案。
可擴展架構設計 滿足各種市場需求
這裡介紹了實現下一代802.11ac Wave 3的靈活且可擴展的架構，可支援最多8×8 MIMO的複雜配置。這個單一的可擴展架構滿足了三種不同的子市場，亦即三種不同的需求，包括2×2、4×4和8×8。
建基於CEVA DSP的創新軟體定義架構可提供許多的靈活性，是具有MU-MIMO能力的802.11ac Wi-Fi系統的關鍵差異化特徵。受其所帶來的更高流通量及更有效網路利用率之賜，MU-MIMO很快地就會變得非常重要，成為802.11ac設備的必備要求。
預編碼和功率分配有許多不同的演算法。MU-MIMO是一個更複雜問題中的一部分，該問題關於鏈路級的跨層最佳化，其中涉及MU-MIMO使用者的相容性評估。它包括使用者的選擇和調度、快速鏈路自我調整的PER評估等。因為創新性更高、性能更高的演算法將可在未來逐漸實現，所以在很大程度上，所有這些都將從軟體定義的實現而受益。
(本文作者皆任職於CEVA)